• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種在一半導體製程中用於減少寄生電漿的系統，包含一第一表面，以及複數個介電層，其設置於一電極與第一表面之間。第一表面與電極具有實質上不同的電位。複數個介電層定義了電極與介電層之一之間的一第一間隙，介電層中相鄰者之間的一第二間隙，以及介電層的最後一個與第一表面之間的一第三間隙。介電層的數個與第一間隙、第二間隙與第三間隙係被選擇以在半導體製程中避免第一表面與電極之間的寄生電漿。
    公开号:TW201322356A
    申请号:TW101138269
    申请日:2012-10-17
    公开日:2013-06-01
    发明作者:Douglas Keil；Edward Augustyniak；Karl Leeser；Mohamed Sabri
    申请人:Novellus Systems Inc；
    IPC主号:H01J37-00
    专利说明:
    基板處理室中寄生電漿之機械性抑制 SUPPRESSION OF PARASITIC PLASMA IN SUBSTRATE PROCESSING CHAMBER【相關專利及申請案之參照】
    本申請案主張於2011年10月17日所提出之美國專利臨時申請案第61/547,962號之優先權。上述申請案之全部揭示內容係合併於此做為參考文獻。
    本公開關於處理室，特別是關於用於減少在電漿增強半導體處理室中的寄生電漿的系統與方法。
    本文中所提供的背景說明的目的，係用於概略地呈現所揭露的內容。在本背景段落中所描述的，目前所列名的發明人的工作成果，以及在申請時可能不符合習知技術的描述的態樣，並未明示或默示地被承認為是相對於本揭露內容的習知技術。
    當在處理室中的基板上沉積薄膜時，某些半導體處理系統可能採用電漿。一般情況下，基板會被安排在處理室的基座上。為了使用化學氣相沉積來產生薄膜，一或多種先驅物係以一噴淋頭供應到處理室。
    在處理過程中，射頻(radio frequency，RF)功率可被供應到噴淋頭或一電極以製造電漿。例如，射頻功率可以被供應到嵌入在基座平台中的電極，基座平台可用例如陶瓷的非導體材料製成。另一個基座的導電部份可以連接到射頻接地，或另一實質上不同的電位。
    當電極被射頻功率激發，射頻電場在基板與噴淋頭之間產生，以在晶圓與噴淋頭之間製造電漿。當基座平台是由陶瓷製成，射頻電場也會在基座平台的下面與旁邊出現，並造成寄生電漿。在某些區域裡，如果穿過這些區域的電場可以被減少，寄生電漿可以被減少或消除。減少或消除的電場的方法之一，是使用一接地的射頻屏蔽。然而，如果射頻屏蔽沒有被正確地設計，其可造成一個到接地的低射頻阻抗路徑。
    一種避免過度射頻耦合到接地的方法，是在接地與電極之間採用一固態介電層。然而，固態介電層的厚度需達到對接地的低耦合電容，這通常是不實際的。
    一種在一半導體製程中用於減少寄生電漿的系統，包含一第一表面，以及複數個介電層，其設置於一電極與第一表面之間。第一表面與電極具有實質上不同的電位。複數個介電層定義了電極與介電層之一之間的一第一間隙，介電層中相鄰者之間的一第二間隙，以及介電層的最後一個與第一表面之間的一第三間隙。介電層的數個與第一間隙、第二間隙與第三間隙係被選擇以在半導體製程中避免第一表面與電極之間的寄生電漿。
    在其它特徵中，第一表面包含一接地導電結構。障壁設置於介電層的徑向外端之間，以避免沉積先驅物物種侵入到介電層之間。各介電層的直徑隨著電極與介電層之相對應者的距離的增加而減少。各介電層包含一徑向內部，其在一軸向上具有一第一厚度，以及一突出部，其徑向地向外延伸，且在軸向上具有一第二厚度。第一厚度與第二厚度的一差值與第二間隙相等。半導體製程包含電漿增強化學氣相沉積(plasma-enhanced chemical vapor deposition，PECVD)。
    在其它特徵中，一基座包含此電漿減少系統，一基座包括一基座平台，其支撐一基板，且係以非導電材料製成。電極被嵌入在基座平台中。該半導體製程時，接地導電結構係連接至射頻接地，且電極係連接至一射頻偏壓。
    在其它特徵中，一套管連接至第一表面，且一轉接頭連接至套管。第一表面、套管與轉接頭係以鋁製成。基座平台包含陶瓷，第一表面包含一導電圓盤，電極包含線網，且各介電層包含一圓盤。
    在其它特徵中，一噴淋頭系統包含此電漿減少系統。電極包括一噴淋頭，其包括一第一桿部與一頭部。介電層包含M個介電層，其被設置為相鄰於頭部，以及P個介電部，其被設置為圍繞第一桿部，其中M與P係大於1的整數。
    在其它特徵中，接地導電結構包含一第二桿部，其被設置為圍繞第一桿部與P個介電部，以及一圓盤部，其自第二桿部徑向地向外突出。在半導體製程中，噴淋頭係連接至一射頻偏壓，且接地導電結構係連接至一射頻接地。
    一種用於一半導體製程的基座系統包含一基座平台，其支撐一基板，以一非導電材料製成，且包括一電極嵌入於其中。一第一表面具有與電極實質上不同的電位。N個介電層被設置於基座平台與第一表面之間，其中N為一大於1的整數。N個介電層定義基座平台與N個介電層之間的一第一間隙，N個介電層中相鄰者之間的一第二間隙，以及N個介電層與該第一表面之間的一第三間隙。N與第一間隙、第二間隙及第三間隙的尺寸係被選擇以在半導體製程中避免第一表面與電極之間的寄生電漿。
    一種用於半導體製程的噴淋頭系統包含一噴淋頭。一第一表面具有一與噴淋頭實質上不同的電位。一介電結構包括複數個隔開的介電層，且設置於該第一表面與該噴淋頭之間。隔開的介電層的數個，以及隔開的介電層之間的間隔，係被選擇以在半導體製程中避免第一表面與該噴淋頭之間的寄生電漿。
    本公開進一步的實用領域將從以下提供的詳細說明而更加地明顯。應了解者，詳細的說明與具體的例子係意欲僅為說明性，且不意欲限制本公開的範圍。
    現在參照圖1，一半導體處理裝置100包括一處理室102。雖然顯示的是一種電漿增強化學氣相沉積製程(plasma-enhanced chemical vapor deposition，PECVD)，其它的半導體製程也可以被使用。半導體處理裝置100更包括提供一噴淋頭系統110以輸送處理氣體到處理室102。一高頻(high-frequency，HF)射頻產生器120與一低頻(low-frequency，LF)射頻產生器124係藉由一匹配網路126連接到一電極128，電極128被設置在一基座系統134的一非導電部份130中(在圖2中更詳細地顯示)。
    基座系統134的另一部分135具有一實質上與電極128不同的電位。例如，此部分135可被連接到一個接地參考電位。或者，高頻射頻產生器120、低頻射頻產生器124與匹配網路126可以被連接到噴淋頭系統110。
    由匹配網路126所供應的射頻訊號具有足以從處理氣體產生電漿的功率與頻率。在典型的製程中，低頻射頻產生器120可在2-60兆赫的頻率範圍中操作，不過其它頻率也可以被採用。低頻射頻產生器124可在100千赫到2兆赫的頻率範圍內操作，不過其它頻率也可以被採用。適當的功率位準可包括約200-600瓦的低頻功率以及約100-1500瓦的高頻功率，不過其它的功率位準也可以被採用。處理室可以在大約500毫托-12托下操作。
    基座系統134通常包括一卡盤、一叉、或升降銷(全部未顯示)以在沉積與/或電漿處理反應時與之間固定並傳送一基板136。此卡盤可為一靜電卡盤、一機械卡盤或各種其它類型的卡盤。
    處理氣體係透過入口142被引入。多個處理氣體管線132-1、132-2、132-3係連接到一分歧管150。處理氣體可以被預先混合或不預先混合。適當的閥門和質量流控制機構(一般被標註在144-1、144-2、144-3、...)被採用，以確保在製程中的沉積與電漿處理階段時，正確的氣體會被輸送。在一些例子中，化學先驅物一開始係以液態輸送。僅作為例子，此液體可在被加熱到高於汽化溫度的分歧管中被汽化並與其它處理氣體混合。處理氣體經由一出口160自處理室102排出。真空泵164通常將處理氣體抽出處理室102，並藉由一流量限制裝置，例如一閥166，在反應器中維持一適當的低壓。
    根據本公開的用於減少寄生電漿的系統可以回頭適用到既有的系統，並且/或者當半導體處理系統初始安裝時被運用。此系統抑制了射頻功率表面(例如基座或噴淋頭中的電極)附近的不需要的(寄生)電漿，同時提供了從那些表面到接地的高阻抗路徑。高阻抗路徑是使用多個間隔的介電層來形成，其具有比使用一固態的介電層能夠達到的更低的介電常數。交替的間隔與介電層可藉由一具有實質上不同電位的表面，例如一接地導電結構來終止。
    現在參照圖2A，更詳細地顯示圖1的基座系統134。基座系統134包括一轉接頭220。套管230連接到適配器220。導電結構240連接到套管230，且被設置為大約與一基座平台252平行。導電結構240可為圓盤形，或其它合適的形狀。N個介電層250-1、...、250-N(統稱為N個介電層250)被設置在導電結構240與基座平台252之間，其中N是大於一的整數。N個介電層250被設置為平行於基座平台252。N個介電層250可為圓盤形或其它合適的形狀。在一些例子中，隨著與電極的距離增加，各個N個介電層的直徑可以減少。
    在一些例子中，間隙「g」被提供在導電結構240與N個介電層250的第一層之間、在N個介電層250的相鄰層之間、以及N個介電層250的最後一層與基座平台252之間。基座平台252可由非導電材料製成，例如陶瓷或其它合適的材料。在一些例子中，N=2，不過也可使用更多或更少的介電圓盤。
    一額外表面254或「台面」可被設置在基座平台252的上表面上。基板136可以被設置在基座平台252的上表面上，或者在額外表面254或台面上。基座平台252可包括一內圓筒部256，其向下延伸穿過套管230的一內圓筒部258。基座平台252可包括一凸緣部260，其從內圓筒部258的底端徑向向外延伸。凸緣部260可以與形成在轉接頭220中的凹部262配合。一密封件266，例如一O環，可以被設置在凹部262與凸緣部260之間。
    電極128可以被嵌入在基座平台252中。在一些例子中，電極128可以包括一線網或分隔的導體。在其他的例子中，導電結構240所具有的直徑可以大於轉接頭220、大於基板136、且/或小於基座平台252的直徑。在一些例子中，轉接頭220、套管230與導電結構240可由例如鋁的金屬或其它合適的導電材料製成。
    在一些例子中，金屬轉接頭220、套管230與導電結構240係連接到射頻接地或另一個與電極128不同的電位。N個介電層250、轉接頭220、套管230與導電結構240的組合提供了射頻屏蔽，其衰減了基座平台252下方的射頻場。這接著也顯著衰減了在基座平台252下方所形成的電漿的密度。這種設計已被顯示以約為5的係數減少了寄生電漿的密度。
    接近射頻「熱」表面(如導電結構240)的導電接地表面(如轉接頭220、套管230和/或導電結構240)的出現呈現了一個問題，即射頻「熱」表面到接地的電容耦合是否過高。在一些例子中，到接地的耦合電容的值可被限制在小於100微微法拉(pF)。插入足夠厚以提供低電容耦合(即值小於100 pF)的介電通常會造成非常厚的層(尺寸為許多公分)，其不是不實際，就是實施成本太貴。在一些例子中，本公開使用N個其間有間隙的介電層或圓盤解決了這個問題，其中N是大於1的整數。
    對應到間隔的N個介電層的等效電路包括多個串聯的電容。串聯的等效電容的淨電容係低於最低的電容值。關於圖2A所示的介電堆疊，串聯的等效電容的最低電容將會大約對應到與N個介電層250之間的間隙相關聯的電容。
    由於介電堆疊中的射頻場仍然很高，電漿的形成(電漿點燃)可能會在N個介電層250之間發生。在一些例子中，間隙g被選擇地足夠小以避免「大量」電漿的產生。僅作為例子，就通常使用的壓力與功率位準，在N=2時，小於或等於3釐米的間隙會傾向於避免電漿的形成。然而，當N=2、當N>2、或當使用不同的壓力或射頻功率位準時，間隙g的尺寸可以被設定為其它值。間隙的尺寸與介電層的數量可以被選擇，以避免在選定物種與選定製程條件，例如溫度、壓力與射頻功率與頻率的半導體製程中，於介電層之間產生電漿。
    在一些例子中，N個介電層250包括一徑向內部300，其在軸向上具有一第一厚度，以及一突出部302，其於徑向上向外延伸，且在軸向上具有一第二厚度。第一厚度與第二厚度的差與間隙g相等。
    在一些例子中，一或多個障壁320可被設置在N個介電層250的徑向外端之間，以避免N個介電層250之間的沉積先驅物物種的侵入。雖然只顯示了一個障壁，額外的障壁也可以設置於其它的位置，以避免沉積先驅物侵入到間隙中。僅作為示例，障壁320可以由任何一種不會掉落顆粒的適當的介電材料製成。障壁320往往用於降低製造出難以清潔的位置的風險，這種難以清潔的位置會導致N個介電層250之間的薄膜累積，其可能發散粒子到處理室102中。
    現在參照圖2B，在一些例子中，N個介電層250可包括一對齊結構，概略地標示為340，例如一或多個切口、洞、突起或其它結構，用於確保N個介電層得250的角度方向或時鐘方向不是任意的。此外，一或多個升降銷孔350可以被設置在N個介電層250與/或導電結構240中，以提供足夠的間隙，以容許升降銷抬升基板136。
    現在參照圖3，其顯示一種用於減少寄生電漿形成的方法400。在404，電極128被嵌入在基座平台252中。在408，電極128被連接到一射頻偏壓。在412，N個介電層250被設置為與基座平台252相鄰。在414，導電結構240，或另一個具有實質不同電位的表面，被設置為與N個介電層250相鄰。在416，導電結構240被連接到另一個電位的射頻接地。在420，射頻偏壓在一製程，例如在電漿增強化學氣相沉積中的薄膜沉積中，被施加到電極128。
    現在參照圖4，根據本公開的系統被使用，以減少噴淋頭500附近可能會產生的寄生電漿。噴淋頭500包括一頭部504以及一桿部506。M個介電層510-1、...、和510-M(統稱為M個介電層510)被設置為水平地相鄰於頭部504。M個介電層510可為圓盤形。
    P個介電部520-1、...、與520-P(統稱為P個介電部520)被設置為垂直地相鄰於桿部506。一導電部530被設置為相鄰於M個介電層510與P個介電部520。導電部530可包括一圓筒桿部534與一圓盤部538，其從圓筒桿部534的一端徑向地向外突出。
    在一些例子中，P個介電部520可具有圓筒截面，且M個介電層510具有與圖2B所示者相似的圓盤形。噴淋頭500係連接到一射頻源，例如圖1所示的射頻產生器120與124以及匹配網路126，或任何其它適合的射頻源。導電部530可以被連接到接地，或另一個實質上不同的電位。圖4中的射頻屏蔽系統係傾向於減少噴淋頭500上表面附近的寄生電漿的形成。間隙如上所述被定義在M個介電層510與P個介電部520之間。間隙的尺寸和介電層的數量可以選擇，以避免在選定物種與選定製程條件，例如溫度、壓力與射頻功率與頻率的半導體製程中，於介電層之間產生電漿。
    現在參照圖5，根據本公開的另一系統被使用以減少可能發生於噴淋頭600附近的寄生電漿。噴淋頭600包括頭部604和桿部606。一基座620被設置在噴淋頭600的下方。概略地標示為632的一卡盤、一叉、或一升降銷在沉積與/或電漿處理反應時或之間夾持並傳送一基板628。
    一第一支撐部644被連接到處理室的一頂部646。第一支撐部644被設置為相鄰於噴淋頭600的桿部606。處理室的頂部646，或其它不同電位的表面，被設置為相鄰於噴淋頭600的頭部604。多個介電層或圓盤650係設置於頭部604與頂部646之間。一第一間隙652定義於頭部604與多個介電層650的第一個介電層之間。一第二間隙654係定義於多個介電層650中相鄰的兩個介電層之間。一第三間隙656係定義於多個介電層650的最後一個介電層與支撐部648之間。
    在一些例子中，噴淋頭600的頭部604與桿部606可由導電材料製成，且可被連接到一射頻偏壓源。第一支撐部644可以由絕緣材料製成。基座620可以由導電材料製成，並且可以被連接到一接地參考電位。如同可被理解的，處理室的頂部646具有與噴淋頭600實質上不同的電位。其結果為，寄生電漿可能會形成在噴淋頭與處理室的頂部之間的間隙中。
    根據本公開，多個介電層係由間隙分開，且設置在噴淋頭與處理室的頂部之間，以消除本來可能會產生的寄生電漿。在前面的例子中，間隙652、654與656的尺寸與介電層650的數量可以選擇，以避免在選定物種與選定製程條件，例如溫度、壓力與射頻功率與頻率的半導體製程中，在噴淋頭600與處理室的頂部646之間的區域形成電漿。
    前面的描述在本質上僅僅是說明性的，且並非意欲限制揭露的內容、其應用、或使用。本公開的寬廣的教示可以用各種形式實現。因此，雖然本公開包括特定的例子，由於其它的修改會在研究圖式、說明書、以及後附的申請專利範圍之後變的明顯，本公開的真正範圍不應被受限。為清楚起見，相同的參照數字在圖式中將被用來以標識相似的元件。如本文所用的，片語「A、B、與C的至少一個」應被解釋為邏輯上的(A或B或C)，使用非互斥性的「或」。應當理解，在方法中的一或多個步驟可以用不同的順序(或同時)執行，而不改變本公開的原則。
    100‧‧‧半導體處理裝置
    102‧‧‧處理室
    120‧‧‧高頻射頻產生器
    124‧‧‧低頻射頻產生器
    126‧‧‧匹配網路
    128‧‧‧電極
    130‧‧‧非導電部份
    134‧‧‧基座系統
    135‧‧‧(另一)部份
    136‧‧‧基板
    142‧‧‧入口
    150‧‧‧分歧管
    160‧‧‧出口
    164‧‧‧真空泵
    166‧‧‧閥
    220‧‧‧轉接頭
    230‧‧‧套管
    240‧‧‧導電結構
    252‧‧‧基座平台
    254‧‧‧額外表面
    260‧‧‧凸緣部
    262‧‧‧凹部
    266‧‧‧密封件
    280‧‧‧導電結構
    300‧‧‧徑向內部
    302‧‧‧突出部
    320‧‧‧障壁
    340‧‧‧對齊結構
    350‧‧‧升降銷孔
    500‧‧‧噴淋頭
    504‧‧‧頭部
    506‧‧‧桿部
    530‧‧‧導電部
    534‧‧‧圓筒桿部
    538‧‧‧圓盤部
    600‧‧‧噴淋頭
    604‧‧‧頭部
    606‧‧‧桿部
    620‧‧‧基座
    628‧‧‧基板
    632‧‧‧卡盤、叉、或升降銷
    644‧‧‧第一支撐部
    646‧‧‧頂部
    648‧‧‧支撐部
    650‧‧‧圓盤
    652‧‧‧第一間隙
    654‧‧‧第二間隙
    656‧‧‧第三間隙
    132-1,132-2,132-3‧‧‧處理氣體管線
    144-1,144-2,144-3‧‧‧閥門和質量流控制機構
    250、250-1,...,250-N‧‧‧N個介電層
    256、258‧‧‧內圓筒部
    510、510-1,...,510-M‧‧‧M個介電層
    520、520-1,...,520-P‧‧‧P個介電部
    g‧‧‧間隙
    本公開從詳細說明與附隨的圖式將更為易懂，其中：圖1為半導體處理室的功能方塊圖；圖2A為一側面剖視圖，顯示依本公開的用於減少靠近基座的寄生電漿的系統；圖2B為一平面圖，顯示依公開的介電層；圖3顯示依本公開的用於在PECVD製程中減少寄生電漿的方法；圖4顯示依本公開的用於減少靠近噴淋頭的寄生電漿的系統；以及圖5顯示依本公開的另一種用於減少靠近噴淋頭的寄生電漿的系統。
    128‧‧‧電極
    130‧‧‧非導電部份
    134‧‧‧基座系統
    220‧‧‧轉接頭
    230‧‧‧套管
    240‧‧‧導電結構
    252‧‧‧基座平台
    250、250-1,...,250-N‧‧‧N個介電層
    254‧‧‧額外表面
    256、258‧‧‧內圓筒部
    260‧‧‧凸緣部
    262‧‧‧凹部
    266‧‧‧密封件
    280‧‧‧導電結構
    300‧‧‧徑向內部
    302‧‧‧突出部
    320‧‧‧障壁
    g‧‧‧間隙
    权利要求:
    Claims (34)
    [1] 一種在半導體製程中用於減少寄生電漿的系統，包含：一第一表面；及複數個介電層，其設置於一電極與該第一表面之間，其中該第一表面與該電極具有實質上不同的電位，其中該複數個介電層定義：一第一間隙，在該電極與該複數個介電層其中一者之間，一第二間隙，在該複數個介電層中相鄰者之間，及一第三間隙，在該複數個介電層其中最後一者與該第一表面之間，及其中該複數個介電層的數量與該第一間隙、該第二間隙與該第三間隙的尺寸係被選擇以在該半導體製程中避免在該第一表面與該電極之間的寄生電漿。
    [2] 如申請專利範圍第1項的在半導體製程中用於減少寄生電漿的系統，其中該第一表面包含一接地導電結構。
    [3] 如申請專利範圍第1項的在半導體製程中用於減少寄生電漿的系統，更包含障壁，其設置於該複數個介電層的徑向外端之間，以避免沉積先驅物物種侵入到該複數個介電層之間。
    [4] 如申請專利範圍第1項的在半導體製程中用於減少寄生電漿的系統，其中該複數個介電層每一者的直徑隨著在該電極與該複數個介電層之相對應者之間的距離的增加而減少。
    [5] 如申請專利範圍第1項的在半導體製程中用於減少寄生電漿的系統，其中該複數個介電層每一者包含一徑向內部及一突出部，該徑向內部在一軸向上具有一第一厚度，該突出部徑向地向外延伸，且在該軸向上具有一第二厚度。
    [6] 如申請專利範圍第5項的在半導體製程中用於減少寄生電漿的系統，其中該第一厚度與該第二厚度的一差值與該第二間隙相等。
    [7] 如申請專利範圍第1項的在半導體製程中用於減少寄生電漿的系統，其中該半導體製程包含電漿增強化學氣相沉積(PECVD)。
    [8] 一種基座系統，包含：依申請專利範圍第2項的在半導體製程中用於減少寄生電漿的系統；及一基座，包括一基座平台，該基座平台支撐一基板、且係以非導電材料製成，該電極，其中該電極被嵌入在該基座平台中。
    [9] 如申請專利範圍第8項的基座系統，其中在該半導體製程中，該接地導電結構係連接至射頻接地，且該電極係連接至一射頻偏壓。
    [10] 如申請專利範圍第8項的基座系統，更包含：一套管，其連接至該第一表面；及一轉接頭，其連接至該套管。
    [11] 如申請專利範圍第10項的基座系統，其中該第一表面、該套管與該轉接頭係以鋁製成。
    [12] 如申請專利範圍第8項的基座系統，其中該基座平台包含陶瓷，該第一表面包含一導電圓盤，該電極包含線網，且該複數個介電層每一者包含一圓盤。
    [13] 一種噴淋頭系統，包含：如申請專利範圍第2項的在半導體製程中用於減少寄生電漿的系統，其中該電極包括一噴淋頭，該噴淋頭包括一第一桿部與一頭部，及其中該複數個介電層包含：M個介電層，其被設置為相鄰於該頭部；及P個介電部，其被設置為圍繞該第一桿部，其中M與P係大於1的整數。
    [14] 如申請專利範圍第13項的噴淋頭系統，其中該接地導電結構包含：一第二桿部，其被設置為圍繞該第一桿部與該P個介電部；及一圓盤部，其自該第二桿部徑向地向外突出。
    [15] 如申請專利範圍第13項的噴淋頭系統，其中在該半導體製程中，該噴淋頭係連接至一射頻偏壓，且該接地導電結構係連接至一射頻接地。
    [16] 一種用於半導體製程的基座系統，包含：一基座平台，其支撐一基板，以一非導電材料製成，且包括一電極嵌入於其中；一第一表面，其具有與該電極實質上不同的電位；N個介電層，其被設置於該基座平台與該第一表面之間，其中N為一大於1的整數；及其中該N個介電層定義：一第一間隙，在該基座平台與該N個介電層之間，一第二間隙，在該N個介電層中相鄰者之間，及一第三間隙，在該N個介電層與該第一表面之間，及其中N與該第一間隙、該第二間隙及該第三間隙的尺寸係被選擇以在該半導體製程中避免在該第一表面與該電極之間的寄生電漿。
    [17] 如申請專利範圍第16項的用於半導體製程的基座系統，其中在該半導體製程中，該電極係連接至一射頻偏壓，且該第一表面係連接至射頻接地。
    [18] 如申請專利範圍第16項的用於半導體製程的基座系統，更包含：一套管，其連接至該第一表面；及一轉接頭，其連接至該套管。
    [19] 如申請專利範圍第18項的用於半導體製程的基座系統，其中該第一表面、該套管與該轉接頭係以鋁製成。
    [20] 如申請專利範圍第16項的用於半導體製程的基座系統，其中該基座平台包含陶瓷，且其中該電極包含線網。
    [21] 如申請專利範圍第16項的用於半導體製程的基座系統，其中N與該第二間隙的寬度係被選擇以避免在該N個介電層之間的電漿形成。
    [22] 如申請專利範圍第16項的用於半導體製程的基座系統，其中該N個介電層包含一徑向內部及一突出部，該徑向內部在一軸向上具有一第一厚度，該突出部徑向地向外延伸且在該軸向上具有一第二厚度，且其中該第一厚度與該第二厚度的一差值與該第二間隙相等。
    [23] 如申請專利範圍第16項的用於半導體製程的基座系統，其中該基座平台的直徑大於該N個介電層的直徑，且其中該N個介電層的直徑大於該第一表面。
    [24] 如申請專利範圍第16項的用於半導體製程的基座系統，更包含障壁，其設置於該N個介電層的徑向外端之間。
    [25] 一種用於半導體製程的噴淋頭系統，包含：一噴淋頭；一第一表面，具有一與該噴淋頭實質上不同的電位；及一介電結構，其包括複數個隔開的介電層，且設置於該第一表面與該噴淋頭之間，其中該複數個隔開的介電層的數量、以及在該複數個隔開的介電層之間的間隔係被選擇以在該半導體製程中避免在該第一表面與該噴淋頭之間的寄生電漿。
    [26] 如申請專利範圍第25項的用於半導體製程的噴淋頭系統，其中該噴淋頭包含一第一桿部與一頭部。
    [27] 如申請專利範圍第26項的用於半導體製程的噴淋頭系統，其中該複數個隔開的介電層包含M個介電層，該M個介電層被設置為相鄰於該頭部且圍繞該第一桿部。
    [28] 如申請專利範圍第25項的用於半導體製程的噴淋頭系統，其中該第一表面包含一處理室的一表面。
    [29] 如申請專利範圍第27項的用於半導體製程的噴淋頭系統，其中該複數個隔開的介電層更包含P個介電層，該P個介電層圍繞該噴淋頭的該第一桿部。
    [30] 如申請專利範圍第29項的用於半導體製程的噴淋頭系統，其中該第一表面包含：一第二桿部，其圍繞該P個介電層與該噴淋頭的該第一桿部；及一圓盤部，其自該第二桿部的一端徑向地向外突出，且被設置相鄰於該M個介電層。
    [31] 如申請專利範圍第30項的用於半導體製程的噴淋頭系統，其中：該M個介電層提供了在該噴淋頭與該M個介電層之間的一第一間隙，在該M個介電層的相鄰者之間的一第二間隙，及在該M個介電層與該第一表面之間的一第三間隙；及該P個介電層提供了在該噴淋頭與該P個介電層之間的一第四間隙，在該P個介電層的相鄰者之間的一第五間隙，及在該P個介電層與該第一表面之間的一第六間隙。
    [32] 如申請專利範圍第25項的用於半導體製程的噴淋頭系統，其中在該半導體製程中，該噴淋頭連接至一射頻偏壓。
    [33] 如申請專利範圍第25項的用於半導體製程的噴淋頭系統，其中該半導體製程包含電漿增強化學氣相沉積製程(PECVD)。
    [34] 如申請專利範圍第27項的用於半導體製程的噴淋頭系統，更包含障壁，其設置於該M個介電層的徑向外端之間，以避免沉積先驅物物種侵入到該M個介電層之間。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI575633B|2017-03-21|基板處理室中寄生電漿之機械性抑制
    TWI720010B|2021-03-01|利用二次電漿佈植的電漿蝕刻系統及方法
    JP2019167631A|2019-10-03|基板処理システム及び基板処理システムを動作させるための方法
    KR101336479B1|2013-12-03|플라즈마 프로세싱 챔버의 선택적 프리-코트를 위한 방법 및 장치
    CN104022008B|2017-08-29|电容耦合等离子体反应器的有嵌入式rf 电极的陶瓷喷头
    US20200395199A1|2020-12-17|Substrate treatment apparatus and method of cleaning inside of chamber
    KR100900595B1|2009-06-02|플라즈마 한정 및 유동 컨덕턴스 강화 방법 및 장치
    US9218997B2|2015-12-22|Electrostatic chuck having reduced arcing
    JP3125696U|2006-09-28|基板処理チャンバ用の内部アンテナ
    JP2016506592A|2016-03-03|均一なプラズマ密度を有する容量結合プラズマ装置
    TWI554630B|2016-10-21|減少沉積不對稱性的沉積設備及方法
    WO2009006038A1|2009-01-08|Edge ring arrangements for substrate processing
    WO2019019700A1|2019-01-31|上电极组件、反应腔室及半导体加工设备
    CN107408486A|2017-11-28|用于循环与选择性材料移除与蚀刻的处理腔室
    JP4686867B2|2011-05-25|プラズマ処理装置
    US20040261714A1|2004-12-30|Plasma processing apparatus
    KR101125885B1|2012-03-22|감소된 플라즈마 침투 및 아킹을 갖는 정전척을 제공하는 방법 및 장치
    TW202132617A|2021-09-01|電漿增強型化學氣相沈積裝置及方法
    KR20210044906A|2021-04-23|내장형 rf 차폐부를 갖는 반도체 기판 지지부들
    KR101878665B1|2018-07-18|기판 처리 방법
    同族专利:
    公开号 | 公开日
    KR20190105125A|2019-09-11|
    KR20140094542A|2014-07-30|
    CN103999193A|2014-08-20|
    US20130092086A1|2013-04-18|
    KR102137922B1|2020-07-27|
    US10224182B2|2019-03-05|
    TWI575633B|2017-03-21|
    JP2014533434A|2014-12-11|
    US20190172684A1|2019-06-06|
    JP6271436B2|2018-01-31|
    WO2013058872A1|2013-04-25|
    KR102019528B1|2019-09-06|
    CN103999193B|2016-08-17|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI673812B|2016-04-22|2019-10-01|美商應用材料股份有限公司|具有電漿圍束特徵的基板支撐托架|JPH0392771U|1989-12-29|1991-09-20|||
    JP3238925B2|1990-11-17|2001-12-17|株式会社東芝|静電チャック|
    JPH04196528A|1990-11-28|1992-07-16|Toshiba Corp|Magnetron etching system|
    US5382311A|1992-12-17|1995-01-17|Tokyo Electron Limited|Stage having electrostatic chuck and plasma processing apparatus using same|
    DE4301189C2|1993-01-19|2000-12-14|Leybold Ag|Vorrichtung zum Beschichten von Substraten|
    US5366585A|1993-01-28|1994-11-22|Applied Materials, Inc.|Method and apparatus for protection of conductive surfaces in a plasma processing reactor|
    JPH06232053A|1993-02-04|1994-08-19|Ulvac Japan Ltd|真空処理装置|
    JP3190165B2|1993-04-13|2001-07-23|東京エレクトロン株式会社|縦型熱処理装置及び熱処理方法|
    US5680013A|1994-03-15|1997-10-21|Applied Materials, Inc.|Ceramic protection for heated metal surfaces of plasma processing chamber exposed to chemically aggressive gaseous environment therein and method of protecting such heated metal surfaces|
    US5665640A|1994-06-03|1997-09-09|Sony Corporation|Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor|
    US5628829A|1994-06-03|1997-05-13|Materials Research Corporation|Method and apparatus for low temperature deposition of CVD and PECVD films|
    JPH0892746A|1994-09-21|1996-04-09|Mitsubishi Heavy Ind Ltd|プラズマ化学蒸着方法及び装置|
    US5772770A|1995-01-27|1998-06-30|Kokusai Electric Co, Ltd.|Substrate processing apparatus|
    JPH08241797A|1995-03-03|1996-09-17|Hitachi Ltd|プラズマ処理装置|
    US5637146A|1995-03-30|1997-06-10|Saturn Cosmos Co., Ltd.|Method for the growth of nitride based semiconductors and its apparatus|
    US5965034A|1995-12-04|1999-10-12|Mc Electronics Co., Ltd.|High frequency plasma process wherein the plasma is executed by an inductive structure in which the phase and anti-phase portion of the capacitive currents between the inductive structure and the plasma are balanced|
    US6001183A|1996-06-10|1999-12-14|Emcore Corporation|Wafer carriers for epitaxial growth processes|
    US5996528A|1996-07-02|1999-12-07|Novellus Systems, Inc.|Method and apparatus for flowing gases into a manifold at high potential|
    US5846883A|1996-07-10|1998-12-08|Cvc, Inc.|Method for multi-zone high-density inductively-coupled plasma generation|
    US6120640A|1996-12-19|2000-09-19|Applied Materials, Inc.|Boron carbide parts and coatings in a plasma reactor|
    JPH10237657A|1997-02-26|1998-09-08|Furontetsuku:Kk|プラズマ処理装置|
    US6051100A|1997-10-24|2000-04-18|International Business Machines Corporation|High conductance plasma containment structure|
    JP3314151B2|1998-01-05|2002-08-12|株式会社日立国際電気|プラズマｃｖｄ装置及び半導体装置の製造方法|
    US6395128B2|1998-02-19|2002-05-28|Micron Technology, Inc.|RF powered plasma enhanced chemical vapor deposition reactor and methods of effecting plasma enhanced chemical vapor deposition|
    JP3676569B2|1998-05-18|2005-07-27|日本碍子株式会社|プラズマ発生電極装置およびプラズマ発生装置|
    JP3530021B2|1998-05-25|2004-05-24|株式会社日立製作所|真空処理装置及びその処理台|
    JPH11354504A|1998-06-08|1999-12-24|Sony Corp|ガラス基板処理装置|
    US6497801B1|1998-07-10|2002-12-24|Semitool Inc|Electroplating apparatus with segmented anode array|
    US6095085A|1998-08-20|2000-08-01|Micron Technology, Inc.|Photo-assisted remote plasma apparatus and method|
    DE60028034T2|1999-04-06|2006-10-05|Tokyo Electron Ltd.|Elektrode und herstellungsmethode für eine elektrode|
    KR100302609B1|1999-05-10|2001-09-13|김영환|온도가변 가스 분사 장치|
    US6415736B1|1999-06-30|2002-07-09|Lam Research Corporation|Gas distribution apparatus for semiconductor processing|
    US6783627B1|2000-01-20|2004-08-31|Kokusai Semiconductor Equipment Corporation|Reactor with remote plasma system and method of processing a semiconductor substrate|
    US6534751B2|2000-02-28|2003-03-18|Kyocera Corporation|Wafer heating apparatus and ceramic heater, and method for producing the same|
    US6353210B1|2000-04-11|2002-03-05|Applied Materials Inc.|Correction of wafer temperature drift in a plasma reactor based upon continuous wafer temperature measurements using and in-situ wafer temperature optical probe|
    KR100406174B1|2000-06-15|2003-11-19|주식회사 하이닉스반도체|화학적 강화 화학 기상 증착 장비에 사용되는 샤워 헤드|
    US6494958B1|2000-06-29|2002-12-17|Applied Materials Inc.|Plasma chamber support with coupled electrode|
    US6890861B1|2000-06-30|2005-05-10|Lam Research Corporation|Semiconductor processing equipment having improved particle performance|
    US6506254B1|2000-06-30|2003-01-14|Lam Research Corporation|Semiconductor processing equipment having improved particle performance|
    KR100458982B1|2000-08-09|2004-12-03|주성엔지니어링|회전형 가스분사기를 가지는 반도체소자 제조장치 및 이를이용한 박막증착방법|
    KR100749377B1|2001-02-09|2007-08-14|동경 엘렉트론 주식회사|성막 장치|
    JP4672169B2|2001-04-05|2011-04-20|キヤノンアネルバ株式会社|プラズマ処理装置|
    US6902620B1|2001-12-19|2005-06-07|Novellus Systems, Inc.|Atomic layer deposition systems and methods|
    US6989265B2|2002-01-23|2006-01-24|Wisconsin Alumni Research Foundation|Bacteria with reduced genome|
    US7013834B2|2002-04-19|2006-03-21|Nordson Corporation|Plasma treatment system|
    WO2003100817A1|2002-05-23|2003-12-04|Lam Research Corporation|Multi-part electrode for a semiconductor processing plasma reactor and method of replacing a portion of a mutli-part electrode|
    US6841943B2|2002-06-27|2005-01-11|Lam Research Corp.|Plasma processor with electrode simultaneously responsive to plural frequencies|
    US6827789B2|2002-07-01|2004-12-07|Semigear, Inc.|Isolation chamber arrangement for serial processing of semiconductor wafers for the electronic industry|
    JP3714924B2|2002-07-11|2005-11-09|東京エレクトロン株式会社|プラズマ処理装置|
    US7153542B2|2002-08-06|2006-12-26|Tegal Corporation|Assembly line processing method|
    US20040065255A1|2002-10-02|2004-04-08|Applied Materials, Inc.|Cyclical layer deposition system|
    KR100509231B1|2003-01-03|2005-08-22|주식회사 아이피에스|박막증착용 반응용기|
    KR100505367B1|2003-03-27|2005-08-04|주식회사 아이피에스|박막증착용 반응용기|
    US7144521B2|2003-08-22|2006-12-05|Lam Research Corporation|High aspect ratio etch using modulation of RF powers of various frequencies|
    US6983892B2|2004-02-05|2006-01-10|Applied Materials, Inc.|Gas distribution showerhead for semiconductor processing|
    US8197638B2|2004-03-26|2012-06-12|Hitachi Kokusai Electric Inc.|Semiconductor manufacturing device and method for manufacturing semiconductor devices|
    US7712434B2|2004-04-30|2010-05-11|Lam Research Corporation|Apparatus including showerhead electrode and heater for plasma processing|
    JP2006060073A|2004-08-20|2006-03-02|Tokyo Electron Ltd|プラズマ処理装置|
    US7982195B2|2004-09-14|2011-07-19|Axcelis Technologies, Inc.|Controlled dose ion implantation|
    CN100358097C|2005-08-05|2007-12-26|中微半导体设备有限公司|半导体工艺处理系统及其处理方法|
    US7743730B2|2005-12-21|2010-06-29|Lam Research Corporation|Apparatus for an optimized plasma chamber grounded electrode assembly|
    JP2007258585A|2006-03-24|2007-10-04|Tokyo Electron Ltd|基板載置機構および基板処理装置|
    US8475625B2|2006-05-03|2013-07-02|Applied Materials, Inc.|Apparatus for etching high aspect ratio features|
    US20070266945A1|2006-05-16|2007-11-22|Asm Japan K.K.|Plasma cvd apparatus equipped with plasma blocking insulation plate|
    KR100845896B1|2006-06-29|2008-07-16|주식회사 뉴파워 프라즈마|정전척과 피처리 기판 사이의 아킹을 방지하기 위한플라즈마 처리 시스템 및 방법|
    GB0616131D0|2006-08-14|2006-09-20|Oxford Instr Plasma Technology|Surface processing apparatus|
    KR20080027009A|2006-09-22|2008-03-26|에이에스엠지니텍코리아 주식회사|원자층 증착 장치 및 그를 이용한 다층막 증착 방법|
    JP2008205219A|2007-02-20|2008-09-04|Masato Toshima|シャワーヘッドおよびこれを用いたｃｖｄ装置|
    US8733279B2|2007-02-27|2014-05-27|Applied Materials, Inc.|PECVD process chamber backing plate reinforcement|
    US8128750B2|2007-03-29|2012-03-06|Lam Research Corporation|Aluminum-plated components of semiconductor material processing apparatuses and methods of manufacturing the components|
    US8069817B2|2007-03-30|2011-12-06|Lam Research Corporation|Showerhead electrodes and showerhead electrode assemblies having low-particle performance for semiconductor material processing apparatuses|
    JP5008478B2|2007-06-27|2012-08-22|東京エレクトロン株式会社|基板処理装置およびシャワーヘッド|
    WO2009031450A1|2007-09-03|2009-03-12|Canon Anelva Corporation|基板熱処理装置及び基板の熱処理方法|
    JP4913695B2|2007-09-20|2012-04-11|東京エレクトロン株式会社|基板処理装置及びそれに用いる基板載置台|
    US8137467B2|2007-10-16|2012-03-20|Novellus Systems, Inc.|Temperature controlled showerhead|
    US8083855B2|2007-10-31|2011-12-27|Lam Research Corporation|Temperature control module using gas pressure to control thermal conductance between liquid coolant and component body|
    JP5014080B2|2007-11-19|2012-08-29|コバレントマテリアル株式会社|面状ヒータ|
    US20100000684A1|2008-07-03|2010-01-07|Jong Yong Choi|Dry etching apparatus|
    KR20100004857A|2008-07-03|2010-01-13|주성엔지니어링|건식 에칭 장치|
    US20100059182A1|2008-09-05|2010-03-11|Jusung Engineering Co., Ltd.|Substrate processing apparatus|
    KR20100037765A|2008-10-02|2010-04-12|삼성전자주식회사|플라즈마 발생장치|
    KR20100046909A|2008-10-28|2010-05-07|주성엔지니어링|정전 흡착 장치와 그의 제조방법|
    JP5651317B2|2009-03-31|2015-01-07|東京エレクトロン株式会社|半導体製造装置及び温調方法|
    CN102598218B|2009-11-02|2015-04-01|东丽株式会社|等离子体cvd装置、及硅薄膜的制造方法|
    US8828182B2|2010-02-12|2014-09-09|Applied Materials, Inc.|Process chamber gas flow improvements|
    US20120097330A1|2010-10-20|2012-04-26|Applied Materials, Inc.|Dual delivery chamber design|
    US20120225207A1|2011-03-01|2012-09-06|Applied Materials, Inc.|Apparatus and Process for Atomic Layer Deposition|
    US20120222620A1|2011-03-01|2012-09-06|Applied Materials, Inc.|Atomic Layer Deposition Carousel with Continuous Rotation and Methods of Use|
    SG192967A1|2011-03-04|2013-09-30|Novellus Systems Inc|Hybrid ceramic showerhead|
    US9484233B2|2012-04-13|2016-11-01|Novellus Systems, Inc.|Carousel reactor for multi-station, sequential processing systems|
    US9388494B2|2012-06-25|2016-07-12|Novellus Systems, Inc.|Suppression of parasitic deposition in a substrate processing system by suppressing precursor flow and plasma outside of substrate region|
    CN103794460B|2012-10-29|2016-12-21|中微半导体设备有限公司|用于半导体装置性能改善的涂层|
    US20140165911A1|2012-12-14|2014-06-19|Applied Materials, Inc.|Apparatus for providing plasma to a process chamber|
    US9449795B2|2013-02-28|2016-09-20|Novellus Systems, Inc.|Ceramic showerhead with embedded RF electrode for capacitively coupled plasma reactor|US9484233B2|2012-04-13|2016-11-01|Novellus Systems, Inc.|Carousel reactor for multi-station, sequential processing systems|
    US9388494B2|2012-06-25|2016-07-12|Novellus Systems, Inc.|Suppression of parasitic deposition in a substrate processing system by suppressing precursor flow and plasma outside of substrate region|
    US9399228B2|2013-02-06|2016-07-26|Novellus Systems, Inc.|Method and apparatus for purging and plasma suppression in a process chamber|
    US9449795B2|2013-02-28|2016-09-20|Novellus Systems, Inc.|Ceramic showerhead with embedded RF electrode for capacitively coupled plasma reactor|
    US10808317B2|2013-07-03|2020-10-20|Lam Research Corporation|Deposition apparatus including an isothermal processing zone|
    KR20150071683A|2013-12-18|2015-06-26|램 리써치 코포레이션|균일성 베플들을 포함하는 반도체 기판 프로세싱 장치|
    US9793096B2|2014-09-12|2017-10-17|Lam Research Corporation|Systems and methods for suppressing parasitic plasma and reducing within-wafer non-uniformity|
    US10134615B2|2015-02-13|2018-11-20|Applied Materials, Inc.|Substrate support with improved RF return|
    US10177024B2|2015-05-12|2019-01-08|Lam Research Corporation|High temperature substrate pedestal module and components thereof|
    US9738975B2|2015-05-12|2017-08-22|Lam Research Corporation|Substrate pedestal module including backside gas delivery tube and method of making|
    US9758868B1|2016-03-10|2017-09-12|Lam Research Corporation|Plasma suppression behind a showerhead through the use of increased pressure|
    KR20170139214A|2016-06-08|2017-12-19|삼성디스플레이 주식회사|표시 장치 및 그것의 제조 방법|
    US10147610B1|2017-05-30|2018-12-04|Lam Research Corporation|Substrate pedestal module including metallized ceramic tubes for RF and gas delivery|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161547962P| true| 2011-10-17|2011-10-17||
    US13/303,386|US10224182B2|2011-10-17|2011-11-23|Mechanical suppression of parasitic plasma in substrate processing chamber|
    [返回顶部]